芯片制程之战：超异构突围？

其他|other else|

2022-05-28 11:50:57 0

微信图片_20220528112703.png
Intel: Meteor Lake Chiplet SoC Up and Running

说到芯片领域的动态，*近一个月内，先是英特尔在4月宣布其*款采用Chiplet设计的大众SoC“Meteor Lake” 完成通电测试。不过一个月以后，AMD公布其正在计划加快CPU及GPU规格迭代，将*导入Chiplet设计，以提高核心数量及运算速度，此外，其新一代5nm Zen 4架构将采用Chiplet设计。这*超异构、Chiplet浪潮的掀起，不仅将对英特尔和AMD产生深远的影响，还冲击了整个半导体行业。

01先进制程：诸神之战，凡人莫及

芯片苦于制程久矣。近日，台积电宣布开发1.4纳米工艺，晶体管尺寸逼近字面意义上的物理极限。不断烧钱死磕制程的路线难以为继，已成了行业公认的事实，原因有三：*，性能极限：通过先进制程微缩对芯片性能的提升覆盖面有限；第二，技术极限：纳米级的晶体管集成度和精细化程度非常高，引发了短沟道效应和量子隧穿难题；当然，还有*核心成本极限：

摩尔定律从技术上讲或许还能继续，但从经济角度讲，这是行不通的。

--半导体行业分析师Douglas O’laughlin

从制造成本、设计成本再到量产成本，随着半导体行业向更小的工艺节点迁移，先进制程芯片的成本陡然剧增。到了5nm以下，建造一座先进制程的晶圆厂动辄需要上百亿美元的投入，让大部分的企业望洋兴叹。如今，纵观全球的晶圆代工厂，实际有能力生产5nm以下芯片制程的企业仅剩三家：Intel，TSMC，Samsung，而芯片巨头如联电、格罗方德都已几乎放弃了先进制程的研究。先进制程的赛道已成“诸神之战，凡人莫及”，对行业生态发展造成了极大的制约。

微信图片_20220528112731.png

Chiplet Meets The Real World -- Benefits and Limits of Chiplet Designs ” (Source:AMD)

FinFET时代玩家仅剩英特尔、台积电、三星（Source: Yole Développement)

02制程越小，性能真的越高？

先进制程可以理解为同样功耗、尺寸下可以获得更好的性能。那么，真的是制程越小，芯片就越好吗？从应用领域划分，芯片可分为民用级，工业级和军用级。我们通常所说的先进制程芯片，往往应用于如手机、平板、电脑等民用级产品，而工业级和军用级芯片，甚至民用级的车规级芯片，对芯片的制程要求远没有那么苛刻。举例来说，运载火箭拉着核弹头起飞，要求命中一万公里外的目标，其所搭载的芯片是10nm还是40nm关系不大，反而更需要关注芯片在各类极端环境下的可靠性和耐久度。

从芯片的结构功能出发，先进制程对芯片性能的提升，所能惠及的芯片类别主要为逻辑芯片，而非逻辑芯片（如存储、模拟）在平面上的微缩，所带来的成本优势从多年前就开始减弱：

*半导体贸易统计组织（WSTS）将所有半导体按照结构功能划分为集成电路、分立器件、光电子器件与传感器四类：

逻辑芯片：人类芯片科技的皇冠，制作工艺复杂，如CPU、GPU、AI、MCU。受益于先进制程技术的进步，逻辑芯片依然沿着摩尔定律向前演进，现在已经5nm产线已经量产，3nm已排上日程。

存储芯片：与逻辑芯片相比，内部结构相对简单，主要分为DRAM、NAND Flash、NORFlash三类。以DRAM为例，当制程到了18/16nm以下，继续缩减尺寸已不再具备成本和性能方面的优势。

模拟芯片：我们的一切感知都可以归结到模拟*，参与这些信息处理的芯片就是模拟芯片；我们无法感知，但客观存在的模拟信号处理芯片，比如微波，电信号处理芯片等，也属于模拟范畴。模拟芯片不受制于摩尔定律和高端制程，强调高信噪比、低失真、低耗电、高可靠性和稳定性，业界普遍认为28nm~65nm为其性能*优节点，制程的缩小反而可能导致模拟电路性能的降低；而被广泛地应用在IoT领域的传感器和光电器件，则因为工艺不同，无法集成到CMOS中。

Limited and Divergent Scale Factors(Source: AMD)

综上所述，先进制程虽好，但其适用范围也有局限性，特别是在同一个制程上安排不同类型的芯片，为芯片设计带来了更多的挑战。那么，进入3nm及以下工艺，要如何继续提升各类芯片性能? 种种迹象都指向了“超异构计算”。

03超异构计算，何以为“超”

要了解超异构，首先要理解什么是异构。从字面意思来看，异构就是同构的反义词，即“不同的架构或者结构”。用核酸测试举例，十个大白同去一个街道给居民们测核酸，计划每人负责十分之一的居民，这就是同构。但是在执行过程中，大白发现，居民们的情况不同，有些楼栋有阳性患者，需要上门检测；有些居民不积极，需要多次催促；有些居民腿脚不便，需要专人搀扶；此外，还有核酸码扫描、登记，发放抗原试剂等工作。于是，大白们根据实际需求重新划分了工作职责，进行人员的安排和工作的优先级划分，如阳性楼栋*后采样，从而*大限度地提高工作效率，这就是异构。

而“超异构计算”，则在于超过了异构计算的瓶颈，它可以把很多现有的、不同节点上已经验证过的晶片集成在一个封装里（经过协调，大白和来自其他地区的民警、居委会人员、甚至外省支援的人员，共同应对情况复杂的街道）。超异构计算在传统的异构计算基础上，通过更强大的模块化Chiplet能力，封装互连能力和软件能力，将越来越复杂的系统整合成了宏系统芯片MSOC（Macro-System on Chip）。

Source: 2021 Architecture Day

如今，基于超异构计算的架构创新正在成为芯片巨头们的未来驱动力。通过一连串的收购和自研行为，全球三大处理器头部厂商都在向CPU+GPU+FPGA/NPU的方向靠拢，构建超异构计算体系。

NVIDIA拟收购 Arm，其目的在于增强其服务器CPU能力，虽然*终未能收购成功，NVIDIA仍获得了未来10年Arm开发授权。

AMD对赛灵思的收购，也释放出强化异构计算布局的信号，成功弥补了FPGA短板。同时，赛灵思在异构计算上也有所积累，已推出Versal ACAP异构计算平台，以缩短车载多传感器同步和融合所带来的系统整体响应时间。冥冥之中，超异构计算时代已起飞。

03Chiplet，超异构未来驱动力

在“超异构”的三大核心能力中，被通俗地解释为 “乐高积木” 的Chiplet技术，被视为“超异构”的关键驱动力。这正是AMD在新一代5nm Zen 4架构中采用，并与台积电联合研发的用于CPU封装的技术。与传统芯片设计方式相比，Chiplet具有迭代周期快，成本低，良率高等一系列优势：

Intel Ponte Vecchio Suspended

降低芯片成本

SoC设计的一大难题是，不同的模块对制程的敏感度不同，如模拟电路、大功率 I/Os 、射频等对制程不敏感，没有使用高端制程的必要。所以，如果可以将像搭积木一样制造芯片，针对功能选择合适的制程，不但能让芯片尺寸变得更小，还可以提高良率，降低制造成本，实现性能*大化；此外，基于 Chiplet 设计的SoC 还可对外采购具备特定功能的裸片，以节省自身的开发和验证成本。

缩减芯片开发周期

与从0开始开发一款 SoC 相比，Chiplet 能大幅缩减芯片开发周期，帮助芯片公司尽快推出产品，赢得竞争优势和市场份额。

提升设计灵活性

通过3D高密度互联技术，对连接到底层逻辑芯片的模块芯片在原则上没有限制。厂商可以根据模块的特点，选择性价比*高的工艺节点进行制造，提升芯片设计的灵活性。同时，通过3D高密度集成，Chiplet 能帮助增加芯片核心单元面积，提高单芯片算力。

拓宽下游市场

由于目前的芯片下游市场高度细分，很多细分市场的终端出货量不足以支撑 SoC 高昂的 Mask 成本，芯片设计公司只会针对下游出货量较大（如智能手机）或利润较高的市场。而基于 Chiplet 的设计，可以让芯片设计公司针对规模适中的市场（智能汽车/服务器等）以较低的成本开发出高性能的解决方案，扩宽了下游市场。

04Chiple行业生态

目前，全球芯片行业的各头部公司都在探索chiplet的研发应用，其行业生态也在逐渐形成。

今年3月，全球芯片头部制造企业Intel、AMD、ARM、Google Cloud、Meta、Microsoft、Qualcomm、Samsung、TSMC等联合宣布成立Chiplet联盟，并推出了一个全新的通用芯片互连标准（UCle），该组织发布了一种新的开放式芯片间互连规范，使芯粒能够在封装中相互通信。借助UCIe平台，巨头们将打造更加完整的Chiplet生态系统，并呼吁更多半导体企业的加入。

以Chiplet为核心的技术方案，正成为行业头部企业布局的关键。在巨头们的推动下，相信我们在未来很快会看到Chiplet的新*爆发。作为一种既能延续性能增长，又能相对控制成本的新技术，Chiplet在高性能计算、自动驾驶等领域已成为业界共识，并向更多的市场领域扩展。当然，这一切都离不开先进封装的进步。

结语

在AMD、Intel等大厂不断推动下，基于超异构架构的Chiplet技术，正因其设计灵活、良率高、成本低等特性声名鹊起。而一系列产品的成功问世，也再次佐证，Chiplet或将成为未来SoC设计的主流趋势之一。

免责声明：本文采摘自网络，本文仅代表作者个人观点，不代表英国正版365官方网站及行业观点，只为转载与分享，支持保护知识产权，转载请注明原出处及作者，如有侵权请联系我们删除。